高周波数クロック発生用回路

発明者：
出願人/特許権者：
代理人 (1件)：大前要
公報種別：公開公報
出願番号（国際出願番号）：特願平10-160727
公開番号（公開出願番号）：特開平11-355107
出願日： 1998年06月09日
公開日（公表日）： 1999年12月24日
要約：

【要約】【課題】外部クロック周波数より速い周波数で動作させるためにはPLL回路を使う必要があるが、この回路は、多数の要素を含むため規模が大きくなる。また、チップ面積も増大する。また、構成が複雑なため回路の最適化設計が困難で、汎用性が小さい。また、高電圧と低電圧の持続時間の比を制御するのは困難でる。【解決手段】 ?@信号の動作を数倍にするために、外部からのクロック信号と、その遅延信号との排他的論理和をとることにより、動作周波数を2倍にする。?A上記?@の回路を直、並列につなげることで所望のてい倍数を得る。?B上記?Aの回路からの出力をLPFに通した後、一定電圧と比較することにより、高電圧と低電圧の持続時間の比の制御をなす。

請求項（抜粋）：

外部から入力されるクロック信号を2つに分割する分割回路と、前記分割回路にて分割された1のクロック信号を1/n(ここに、nは整数)周期遅延させて出力する遅延回路と、前記分割手段にて分割された他の1のクロック信号と、前記遅延回路からの出力のクロック信号とを入力されて、両信号の排他的論理和を出力する排他的論理和回路とを有していることを特徴とする高周波数クロック発生用回路。

前のページに戻る