特許
J-GLOBAL ID：200903005757436482
デジタル・アナログ変換回路
発明者：
,
出願人/特許権者：
代理人 (1件)：
鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平7-219015
公開番号（公開出願番号）：特開平9-064746
出願日： 1995年08月28日
公開日（公表日）： 1997年03月07日
要約：
【要約】【課題】変換ビット数が多い場合でも所望のアナログ電圧を高精度で出力でき、小さなパターン面積で実現し得るDA変換回路を提供する。【解決手段】デジタル入力コードの上位ビット信号をDA変換した電圧Vaを第2の出力ノード12に出力し、これよりも所定値だけ高い電圧Vbを第1の出力ノード11に出力するDA変換回路部10と、この2つの出力ノードの電圧とともにデジタル入力コードの下位ビット信号をデコードした結果に応じて複数個の出力ノードのうちの一部に第1の出力ノードの電圧を選択して出力し、残りの出力ノードに第2の出力ノードの電圧を選択して出力する接続切換制御回路20と、この複数個の出力ノードの電圧が複数個の正入力端子(+)に対応して入力し、複数個の負入力端子(-)と1つの出力端子31とが共通に接続されている多入力演算増幅回路30とを具備することを特徴とする。
請求項（抜粋）：
nビットのデジタル入力コードのうちの上位の一部のビット信号が入力し、これをDA変換した電圧を第1の出力ノードに出力し、上記DA変換電圧よりも所定値だけ高い電圧を第2の出力ノードに出力するDA変換回路部と、上記DA変換回路部の第1の出力ノードの電圧および第2の出力ノードの電圧が入力するとともに前記nビットのデジタル入力コードのうちの下位ビットを含む一部のビット信号が入力し、これをデコードした結果に応じて複数個の出力ノードのうちの一部に前記DA変換回路部の第1の出力ノードの電圧を選択して出力し、上記複数個の出力ノードのうちの残りに前記DA変換回路部の第2の出力ノードの電圧を選択して出力する接続切換制御回路と、上記接続切換制御回路の複数個の出力ノードにそれぞれ対応する複数個の正入力端子と負入力端子を有するとともに1つの出力端子を有し、上記複数個の正入力端子には対応して前記接続切換制御回路の複数個の出力ノードの電圧が入力し、複数個の負入力端子は前記1つの出力端子に共通に接続されている多入力演算増幅回路とを具備することを特徴とするデジタル・アナログ変換回路。
IPC (2件)：
FI (2件)：
前のページに戻る
