特許
J-GLOBAL ID：200903005770551185
半導体装置の製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
外川 英明
公報種別：公開公報
出願番号（国際出願番号）：特願平10-083101
公開番号（公開出願番号）：特開平11-284069
出願日： 1998年03月30日
公開日（公表日）： 1999年10月15日
要約：
【要約】【課題】 高アスペクト比のコンタクトホールだと、導電膜の埋め込みが困難になる。また、チップ面積を小さくする必要もある。一方で、工程数を増やすとコスト的に不利となる。【解決手段】 本願発明は、P型半導体基板51上のBPSG膜60にコンタクトホール63を形成する工程と、コンタクトホール63にタングステン膜65を形成する工程と、前記BPSG膜60にコンタクトホール67及び溝68を形成する工程と、コンタクトホール67及び溝68の所定の高さまでタングステン膜69を形成する工程と、溝68にTEOS膜70を形成する工程と、タングステン膜65上に選択性タングステン膜71を形成する工程と、全面にTEOS膜73を形成する工程と、TEOS膜73にコンタクトホール74を形成する工程と、コンタクトホール74に導電膜75を形成する工程とを具備することを特徴とする。
請求項（抜粋）：
一導電型半導体基板上に形成された第一の層間絶縁膜上の第一の位置から前記一導電型半導体基板の上面の第一の位置まで第一の接続孔を形成する工程と、前記第一の接続孔に第一の導電膜を形成する工程と、前記第一の層間絶縁膜上の第二の位置から前記一導電型半導体基板の上面の第二の位置まで第二の接続孔を形成する工程と、前記第一の層間絶縁膜の上面のうち所定の位置及び前記第二の接続孔の上面から所定の深さまで溝を形成する工程と、前記第二の接続孔及び前記溝のうち所定の高さまで第二の導電膜を形成する工程と、前記第二の導電膜の上面から前記第一の層間絶縁膜の上面と略同じ高さまで絶縁膜を形成する工程と、少なくとも前記第一の導電膜上に、前記第一の導電膜に選択的に成長するような選択性導電膜を形成する工程と、全面に第二の層間絶縁膜を形成する工程と、前記第二の層間絶縁膜の上面の所定の位置から前記選択性導電膜の上面の所定の位置まで第三の接続孔を形成する工程と、前記第三の接続孔に第三の導電膜を形成する工程とを具備する半導体装置の製造方法。
IPC (2件)：
FI (2件)：
H01L 21/90 B
, H01L 21/28 L
