特許

J-GLOBAL ID：200903005771002312

MOS型半導体装置の製造方法

発明者： 高橋 剛
出願人/特許権者： ソニー株式会社
代理人 (1件)： 土屋 勝
公報種別：公開公報
出願番号（国際出願番号）：特願平8-146631
公開番号（公開出願番号）：特開平9-307109
出願日： 1996年05月16日
公開日（公表日）： 1997年11月28日
要約：

【要約】【課題】 性能及び信頼性の両方が高いMOS型半導体装置を高い歩留りで製造する。【解決手段】 ゲート電極である多結晶Si膜16の側面部とSi基板11との界面部に斜めイオン注入で酸素17を導入した後、高速熱処理を行って、ゲート酸化膜であるSiO2 膜15の膜厚を上述の界面部でのみ厚くする。このため、電流駆動能力の低下を抑制しつつ、ドレインである拡散層21と多結晶Si膜16との重畳部における電界集中を緩和してリーク電流を制御性よく抑制することができ、不純物の拡散による短チャネル効果を抑制することもできる。

請求項（抜粋）：

ゲート電極の側面部と半導体基板との界面部に斜めイオン注入によって酸素を導入する工程と、前記酸素を導入した後に高速熱処理を行って前記界面部におけるゲート酸化膜の膜厚を厚くする工程とを具備することを特徴とするMOS型半導体装置の製造方法。

IPC (3件)：

H01L 29/78 ,  H01L 21/265 ,  H01L 21/336

FI (5件)：

H01L 29/78 301 S ,  H01L 21/265 V ,  H01L 21/265 J ,  H01L 29/78 301 L ,  H01L 29/78 301 G