MOS型半導体装置

発明者：
出願人/特許権者：
代理人 (1件)：小鍜治明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-207763
公開番号（公開出願番号）：特開平6-061481
出願日： 1992年08月04日
公開日（公表日）： 1994年03月04日
要約：

【要約】【目的】チャネル長の短いMOSトランジスタにおいて生じるソース・ドレイン間のパンチスルー現象や電界集中によるゲート酸化膜破壊を防止する。【構成】ゲート電極パターンのゲート領域を分離絶縁膜端部より活性領域内部に入った所定の位置に形成し、且つ、ゲート領域よりコンタクト形成領域、引出し領域、および、突き出し領域のパターン幅を広く形成する。前記構成により活性領域端部のゲート電極パターンの狭パターン化、および、実行チャネルの狭チャネル化が防止でき、良好な特性が得られる。

請求項（抜粋）：

一方導電型半導体基板主面上に形成された分離絶縁膜と、前記一方導電型半導体基板の活性領域上に形成されたゲート絶縁膜と、前記分離絶縁膜および前記ゲート絶縁膜上に形成されたゲート電極パターンと、前記一方導電型半導体基板内に形成されたソース・ドレイン拡散層とを備え、前記ゲート電極パターンがコンタクト形成領域と引出し領域とゲート領域と突き出し領域から成り、前記ゲート領域のパターンより前記コンタクト形成領域、引出し領域、および突き出し領域のパターンの方がパターン幅が広く、しかも前記ゲート電極パターンのゲート領域が前記分離絶縁膜端部より活性領域内部に所定の位置まで入った前記ゲート絶縁膜上に形成されていることを特徴とするMOS型半導体装置。

引用特許：

審査官引用 (2件)

特開昭62-200767
特開昭52-078379

前のページに戻る