特許
J-GLOBAL ID：200903005784174007
半導体装置
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-269922
公開番号（公開出願番号）：特開2001-094101
出願日： 1999年09月24日
公開日（公表日）： 2001年04月06日
要約：
【要約】【課題】チャネル領域の密度を増やし、素子の低抵抗化を図る。【解決手段】トレンチゲート18:ソースコンタクト24の配列比は4:1となっている。すなわち、4つのトレンチゲート18に対して、1つのソースコンタクト24が配列されている。これらトレンチゲート18のうち、ソースコンタクト24の左側に配置された3つのトレンチゲート18aは、一端部が互いに接続され、他端部は互いに開放されている。この開放された部分で各ゲートのソース領域が、ソース接続領域26を介してソースコンタクト24と接続されている。
請求項（抜粋）：
半導体基板に第1の間隔で離間して形成された複数の第1のゲート電極と、前記第1のゲート電極からそれぞれ絶縁して前記半導体基板内に配置され、互いに接続された第1のソース領域と、前記第1の間隔より広い第2の間隔で前記第1のゲート電極の並び方向に離間して形成された第2のゲート電極と、前記第2のゲート電極から絶縁して前記半導体基板内に配置された第2のソース領域と、前記第1のゲート電極と前記第2のゲート電極との間に配置され、前記第1及び第2のソース領域に接続されたソースコンタクト部とを具備することを特徴とする半導体装置。
FI (3件)：
H01L 29/78 652 M
, H01L 29/78 652 S
, H01L 29/78 653 A
