特許

J-GLOBAL ID：200903005792546592

半導体装置の製造方法

発明者： 宮田 典幸
出願人/特許権者： 富士通株式会社
代理人 (1件)： 井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平3-168575
公開番号（公開出願番号）：特開平5-021357
出願日： 1991年07月10日
公開日（公表日）： 1993年01月29日
要約：

【要約】【目的】 絶縁膜をマスクとするシリコンの選択気相エピタキシャル成長に関し,厚い成長層を迅速に製造することを目的とする。【構成】 絶縁膜2上にシリコンの堆積が起こらない潜伏期間内に基板1の露出面上に選択的に成長したエピタキシャル成長層5〜8を,成長休止期間を挟んで複数回繰り返し重ねて成長し,所望の厚さの成長層9とする方法であって,該成長休止期間に,紫外線を照射する工程,成長雰囲気を成長時の1万分の1以下の圧力に保つ工程,及び該基板1を成長時よりも100°C乃至200°C高温に保つ工程うち少なくとも一工程を行い,及びSi2 H6 と水素との混合ガスを原料とし,成長休止期間に弗素又は塩素を0.1%〜10%含む水素中に保つ,及び,成長開始から絶縁膜表面のSiのオージェ分光スペクトルが突如強度を増す時点迄の期間を予め測定し,当該期間を上記潜伏期間として構成する。

請求項（抜粋）：

半導体基板(1)上に形成された絶縁膜(2)をマスクとして該基板(1)の露出面上にシリコンを選択的に気相エピタキシャル成長する工程を有する半導体装置の製造方法において,該絶縁膜(2)上に実質的にシリコンの堆積が起こらない潜伏期間(ts )内に該基板(1)の露出面上に選択的に成長されたシリコンのエピタキシャル成長層(5,6,7,8)を成長する工程を,成長休止期間を挟んで複数回繰り返して所望の厚さのエピタキシャル成長層(9)を形成する工程を有し,該成長休止期間に,紫外線を照射する工程,成長雰囲気を成長時の1万分の1以下の圧力に保つ工程,及び該基板(1)を成長時よりも100°C乃至200°C高温に保つ工程のうち少なくとも一工程を行うことを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 21/205 ,  C30B 23/06 ,  C30B 25/14