特許

J-GLOBAL ID：200903005793512756

薄膜トランジスタ

発明者： 大 関 茂 樹
出願人/特許権者： 株式会社東芝
代理人 (1件)： 佐藤 一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-344547
公開番号（公開出願番号）：特開2000-174284
出願日： 1998年12月03日
公開日（公表日）： 2000年06月23日
要約：

【要約】【課題】 特性の劣化を可及的に防止する。【解決手段】 透明絶縁基板上に形成され、第1導電型のチャネル領域6およびこのチャネル領域を挟むように分離して形成された第1導電型と異なる第2導電型のソース領域7およびドレイン領域8を有する非単結晶シリコンから成る活性層4と、この活性層4上に形成されたゲート絶縁膜12と、ゲート絶縁膜12上に形成されたゲート電極14と、を備え、ゲート電極12のドレイン側の端部は、ドレイン領域8とチャネル領域6との接合面とオフセットされた位置にあることを特徴とする。

請求項（抜粋）：

透明絶縁基板上に形成され、第1導電型のチャネル領域およびこのチャネル領域を挟むよ絶縁分離して形成された前記第1導電型と異なる第2導電型のソース領域およびドレイン領域を有する非単結晶シリコンから成る活性層と、この活性層上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成されたゲート電極と、を備え、前記ゲート電極のドレイン側の端部は、前記ドレイン領域と前記チャネル領域との接合面とオフセットされた位置にあることを特徴とする薄膜トランジスタ。

IPC (3件)：

H01L 29/786 ,  H01L 21/336 ,  G02F 1/136 500

FI (3件)：

H01L 29/78 616 M ,  G02F 1/136 500 ,  H01L 29/78 617 A

Fターム (52件)：

2H092JA24 ,  2H092JA34 ,  2H092JA41 ,  2H092JA46 ,  2H092KA04 ,  2H092KA05 ,  2H092KA10 ,  2H092MA05 ,  2H092MA06 ,  2H092MA08 ,  2H092MA15 ,  2H092MA19 ,  2H092MA29 ,  2H092MA30 ,  2H092NA21 ,  2H092NA27 ,  2H092PA01 ,  5F110AA06 ,  5F110AA08 ,  5F110AA30 ,  5F110CC02 ,  5F110DD13 ,  5F110DD14 ,  5F110DD17 ,  5F110DD24 ,  5F110EE03 ,  5F110EE04 ,  5F110EE06 ,  5F110EE09 ,  5F110FF02 ,  5F110FF28 ,  5F110FF29 ,  5F110FF30 ,  5F110FF31 ,  5F110GG02 ,  5F110GG13 ,  5F110GG15 ,  5F110GG28 ,  5F110GG29 ,  5F110GG32 ,  5F110GG45 ,  5F110GG47 ,  5F110GG52 ,  5F110HJ01 ,  5F110HJ14 ,  5F110HJ23 ,  5F110HL03 ,  5F110HM14 ,  5F110NN02 ,  5F110NN24 ,  5F110PP03 ,  5F110QQ04