特許

J-GLOBAL ID：200903005819520264

半導体装置及びその製造方法

発明者： 筒井 弘
出願人/特許権者： シャープ株式会社
代理人 (1件)： 野河 信太郎
公報種別：公開公報
出願番号（国際出願番号）：特願2000-118010
公開番号（公開出願番号）：特開2001-308331
出願日： 2000年04月19日
公開日（公表日）： 2001年11月02日
要約：

【要約】【課題】 半導体装置の特性のばらつきを抑制し得る構造を提供することを課題とする。【解決手段】 少なくとも表面に半導体領域を有する基板と、半導体領域の表面層に形成されたソース/ドレイン領域としての一対の高濃度不純物層と、高濃度不純物層と一対の高濃度不純物層間のチャネル領域との間に形成され、高濃度不純物層と同一導電型の一対の第1低濃度不純物層と、高濃度不純物層を囲むように形成され、高濃度不純物層と同一導電型の一対の第2低濃度不純物層とを備えることを特徴とする半導体装置により上記課題を解決する。

請求項（抜粋）：

少なくとも表面に半導体領域を有する基板と、半導体領域の表面層に形成されたソース/ドレイン領域としての一対の高濃度不純物層と、高濃度不純物層と一対の高濃度不純物層間のチャネル領域との間に形成され、高濃度不純物層と同一導電型の一対の第1低濃度不純物層と、高濃度不純物層を囲むように形成され、高濃度不純物層と同一導電型の一対の第2低濃度不純物層とを備えることを特徴とする半導体装置。

IPC (2件)：

H01L 29/786 ,  H01L 21/336

FI (2件)：

H01L 29/78 616 L ,  H01L 29/78 616 A

Fターム (33件)：

5F110AA02 ,  5F110AA11 ,  5F110AA16 ,  5F110CC02 ,  5F110DD05 ,  5F110DD13 ,  5F110EE02 ,  5F110EE03 ,  5F110EE05 ,  5F110EE06 ,  5F110EE09 ,  5F110EE14 ,  5F110EE32 ,  5F110FF02 ,  5F110FF03 ,  5F110FF23 ,  5F110FF29 ,  5F110GG32 ,  5F110GG34 ,  5F110GG52 ,  5F110HJ01 ,  5F110HJ04 ,  5F110HJ07 ,  5F110HJ13 ,  5F110HL06 ,  5F110HL23 ,  5F110HM15 ,  5F110NN02 ,  5F110NN62 ,  5F110NN65 ,  5F110NN66 ,  5F110QQ11 ,  5F110QQ17