特許

J-GLOBAL ID：200903005820440924

定電流出力回路

発明者： 矢部 幸治
出願人/特許権者： 沖電気工業株式会社
代理人 (1件)： 柿本 恭成
公報種別：公開公報
出願番号（国際出願番号）：特願平4-130249
公開番号（公開出願番号）：特開平5-324108
出願日： 1992年05月22日
公開日（公表日）： 1993年12月07日
要約：

【要約】【目的】 比較的簡単な回路構成で、シンク出力端子41及びソース出力端子42の電圧変動や、温度変動の影響を受けない定電流出力回路を提供する。【構成】 端子41からシンク出力電流+Iが流入すると、それがコレクタ電流I61,I62,I63に分流されて各トランジスタ61,62,63へ流れ、それらが合流してソース出力電流-I(=+I)がソース出力端子42へ流出する。I61とI62は、カレントミラー回路50の働きによって同一の値となる。トランジスタ63を流れるI63は、トランジスタ62のベース・エミッタ間電圧を抵抗72の値で割った値となる。そのため、+Iと-Iは、トランジスタが理想的な特性を示すものであれば、端子41,42の電圧変動の影響を受けない。さらに、抵抗71,72の値、及びトランジスタ61と62のエミッタの面積比を選択することにより、+I及び-Iの温度特性を相殺して温度変動の影響を除去できる。

請求項（抜粋）：

入力端子、出力端子、及び電流シンク出力端子に接続されたコモン端子を有するカレントミラー回路と、コレクタが前記カレントミラー回路の入力端子に、エミッタが第1の抵抗を介して電流ソース出力端子に、ベースが第2の抵抗を介して該ソース出力端子に、それぞれ接続された第1のトランジスタと、コレクタが前記カレントミラー回路の出力端子に、エミッタが前記ソース出力端子に、ベースが前記第1のトランジスタのベースに、それぞれ接続された第2のトランジスタと、前記シンク出力端子と前記第1,第2のトランジスタのベースとの間に直列接続され、前記カレントミラー回路の出力端子の電流または電圧によって導通制御される第3のトランジスタとを備え、前記第1のトランジスタのエミッタ面積が前記第2のトランジスタのエミッタ面積のN倍(但し、N>1)のエミッタ面積を有する構成にしたことを特徴とする定電流出力回路。