特許
J-GLOBAL ID:200903005826923536

薄膜トランジスタの製造方法

発明者:
出願人/特許権者:
代理人 (1件): 阪本 清孝 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願平5-033931
公開番号(公開出願番号):特開平6-232160
出願日: 1993年02月01日
公開日(公表日): 1994年08月19日
要約:
【要約】【目的】 オフセット構造を有する薄膜トランジスタにおいて、ゲート電極とドレイン電極との間及び、ゲート電極とソース電極との間に、均一なオフセット長が得られる薄膜トランジスタの製造方法を提供する。【構成】 ゲート電極6の側壁に、折出条件を設定することにより膜厚を容易に制御可能な金属膜(金属酸化膜)8を析出形成し、この金属膜(金属酸化膜)8をマスクとして島状半導体層3のオフセット領域12,13のオフセット長を決めることにより、析出厚みをゲート電極6の両側で均一とするとともに、ゲート電極6の両側のオフセット長を均一化させることができる。
請求項(抜粋):
絶縁性基板上に島状半導体薄膜,ゲート絶縁膜,ゲート電極を順次形成し、前記島状半導体膜中に、対向するソース及びドレイン電極、ソース及びドレイン電極のそれぞれ内側に位置するオフセット領域、ゲート電極直下に位置するチャネル領域を有する薄膜トランジスタの製造方法において、前記ゲート電極の側壁に金属膜を形成し、該金属膜をマスクとしてドーピングを行なうことにより前記オフセット領域を形成することを特徴とする薄膜トランジスタの製造方法。
IPC (3件):
H01L 21/336 ,  H01L 29/784 ,  H01L 21/324
FI (2件):
H01L 29/78 311 P ,  H01L 29/78 311 G
引用特許:
審査官引用 (5件)
  • 特開昭64-089464
  • 特開平1-205569
  • 特開平2-052438
全件表示

前のページに戻る