特許
J-GLOBAL ID:200903005875420612

液晶駆動用電源回路

発明者:
出願人/特許権者:
代理人 (1件): 梅田 勝
公報種別:公開公報
出願番号(国際出願番号):特願平7-023896
公開番号(公開出願番号):特開平8-221142
出願日: 1995年02月13日
公開日(公表日): 1996年08月30日
要約:
【要約】【構成】 抵抗体R群により分圧された電源電圧を、コンパレータ1に出力し、コンパレータ1からの出力を貫通電流防止回路2を通して、出力部3に入力する。次に、出力部3からの出力を出力端子8及びコンパレータ1に入力する。【効果】 液晶システムでの消費電力の6割以上を占める部分である電源部の消費電力を大幅に低減でき、携帯機器等の電池にて駆動する機器の電池寿命を飛躍的に延ばすことが可能になる。
請求項(抜粋):
一端が所定の電圧を有する第1の電源と接続され、他端が接地された複数の抵抗体が直列に接続された抵抗体群と、上記各抵抗体間毎に設けられた、PチャネルMOSトランジスタとNチャネルMOSトランジスタとが直列に接続され、上記PチャネルMOSトランジスタの一端が所定の電圧を有する第2の電源と接続され、上記PチャネルMOSトランジスタの他端が上記NチャネルMOSトランジスタの一端と接続され、該NチャネルMOSトランジスタの他端は接地され、上記PチャネルMOSトランジスタと上記NチャネルMOSトランジスタとの接続点が出力端子と接続された出力部と、上記抵抗体群の抵抗体間からの出力電圧と対応する上記出力部からの出力電圧とを比較するコンパレータと、該コンパレータからの出力に基づいて、対応する上記PチャネルMOSトランジスタ及び上記NチャネルMOSトランジスタのうち少なくともどちらか一方はオフ状態となるようにする論理回路とを有することを特徴とする液晶駆動用電源回路。
IPC (3件):
G05F 1/618 310 ,  G02F 1/133 520 ,  G09G 3/36
FI (3件):
G05F 1/618 310 ,  G02F 1/133 520 ,  G09G 3/36

前のページに戻る