特許
J-GLOBAL ID:200903005895968380
半導体集積回路装置
発明者:
,
,
出願人/特許権者:
代理人 (1件):
岡田 敬
公報種別:公開公報
出願番号(国際出願番号):特願平6-030326
公開番号(公開出願番号):特開平7-240471
出願日: 1994年02月28日
公開日(公表日): 1995年09月12日
要約:
【要約】【目的】CMOSを備えた半導体集積回路装置の不要輻射の改善に関する。【構成】pチャネル型MOS型トランジスタpMOS2の閾値電圧Vtp2とnチャネル型MOS型トランジスタnMOS2の閾値電圧Vtn2が Vtp2+ Vtn2 ≧VDDなる条件を満たすpチャネル型MOS型トランジスタpMOS2とnチャネル型MOS型トランジスタnMOS2とからなるCMOSを、高速動作もしくはアナログ動作が要求されない箇所に用い、かつ高速動作もしくはアナログ動作が要求される箇所についてはpチャネル型MOS型トランジスタpMOS1の閾値電圧Vtp1とnチャネル型MOS型トランジスタnMOS1の閾値電圧Vtn1が、 Vtp1 + Vtn1 <VDDなる条件を満たすpチャネル型MOS型トランジスタpMOS1とnチャネル型MOS型トランジスタnMOS1とからなるCMOSを用いること。
請求項(抜粋):
pチャネル型MOS型トランジスタ(pMOS2)の閾値電圧(Vtp2)とnチャネル型MOS型トランジスタ(nMOS2)の閾値電圧(Vtn2)が、 Vtp2 + Vtn2 ≧VDD 〔VDDは電源電圧〕なる条件を満たす前記pチャネル型MOS型トランジスタ(pMOS2)と前記nチャネル型MOS型トランジスタ(nMOS2)とからなるCMOSを、高速動作もしくはアナログ動作が要求されない箇所に用い、かつ高速動作もしくはアナログ動作が要求される箇所についてはpチャネル型MOS型トランジスタ(pMOS1)の閾値電圧(Vtp1)とnチャネル型MOS型トランジスタ(nMOS1)の閾値電圧(Vtn1)が、 Vtp1 + Vtn1 < VDD 〔VDDは電源電圧〕なる条件を満たす前記pチャネル型MOS型トランジスタ(pMOS1)と前記nチャネル型MOS型トランジスタ(nMOS1)とからなるCMOSを用いることを特徴とする半導体集積回路装置。
IPC (8件):
H01L 21/8238
, H01L 27/092
, H03B 1/04
, H03K 17/16
, H03K 19/003
, H03K 19/017
, H03K 19/0948
, H03L 7/08
FI (3件):
H01L 27/08 321 D
, H03K 19/094 B
, H03L 7/08 Z
引用特許:
前のページに戻る