特許
J-GLOBAL ID：200903005898666198
キヤリア間遅延差調整器
発明者：
出願人/特許権者：
代理人 (1件)：
内原 晋
公報種別：公開公報
出願番号（国際出願番号）：特願平3-223787
公開番号（公開出願番号）：特開平5-063685
出願日： 1991年09月04日
公開日（公表日）： 1993年03月12日
要約：
【要約】【目的】システム建設時等に行うキャリア間の遅延調整を自動化することにより、調整作業を簡略化し誤調整を防止する。【構成】絶対遅延検出回路11は、n個のキャリアにより予備回線を介して伝送されてきた信号から復調されたデータ信号列D1〜Dn、および再生されたフレーム同期パルスF1〜Fnをそれぞれ受け、最も遅れているデータ信号列を検出して情報Saを送出する。相対遅延検出回路12は、データ信号列,フレーム同期パルスおよび情報Saを受け、最も遅れているデータ信号列を基準としてn個のデタ信号列の相対遅延差を検出して遅延制御データS1〜Snを生成する。遅延データ記憶回路13は、遅延制御データを記憶して送出する。遅延回路1〜nは、遅延制御データS1〜Snに応じて各データ信号列およびフレーム同期パルスに遅延を与え、n個のデータ信号列間の遅延差を一致させる。
請求項（抜粋）：
n(nは2以上の整数)個のキャリアに対してキャリアごとに現用回線から予備回線へマトリクス同期切替えを行うマルチキャリアディジタル無線通信システムにおける予備回線のキャリア間遅延差調整器において、前記n個のキャリアにより前記予備回線を介して伝送されてきたn個のデータ信号列の内最も遅れているデータ信号列を検出する手段と、前記最も遅れているデータ信号列を基準として前記n個のデータ信号列の相対遅延差を検出して遅延制御データを生成する手段と、前記遅延制御データを記憶し出力する手段と、この記憶手段から出力される遅延制御データに応じて前記n個のデータ信号列のそれぞれに遅延を与え前記n個のデータ信号列間の遅延差を一致させる手段とを備えることを特徴とするキャリア間遅延差調整器。
IPC (3件)：
H04L 1/22
, H04L 7/00
, H04L 7/08
