特許
J-GLOBAL ID：200903005908072739
半導体装置
発明者：
,
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平3-264927
公開番号（公開出願番号）：特開平5-110105
出願日： 1991年10月14日
公開日（公表日）： 1993年04月30日
要約：
【要約】【目的】 この発明はセル密度を上げて十分に低オン抵抗で、更に歩留まりの良いMOS-FETを提供することを目的としている。【構成】 半導体基板の表面側に形成されたソース領域24と、半導体基板の底部側に形成されたドレイン領域6、7と、ソース領域24とドレイン領域6、7との間に形成されたチャネル領域25と、半導体基板内に埋め込まれたチャネル領域25の幅方向両端からゲート酸化膜30を介してチャネル領域25にチャネルを誘起させるゲート電極11とを有し、チャネル領域25の幅を半導体基板の表面におけるソースコンタクト領域の幅よりも狭く、かつチャネル領域が半導体基板面に垂直な面に対して所定角度傾いていることを特徴とする。
請求項（抜粋）：
半導体基板の表面側に形成されたソース領域と、前記半導体基板の内部または底部側に形成されるドレイン領域と、前記ソース領域と前記ドレイン領域との間で、前記ソース領域の下部に形成されるチャネル領域と、該チャネル領域にチャネルを誘起するのに、該チャネル領域の両側からゲート絶縁膜を介してチャネル領域を挟み込むゲート電極とを有する半導体装置において、前記ゲート電極間のチャネル領域の幅を前記ソース領域表面の幅より狭く、かつ前記チャネル領域の前記ゲート絶縁膜側の一方の端部面が前記半導体基板表面に対して所定角度傾き、他方の端部面が前記端部面に対して平行となっていることを特徴とする半導体装置
FI (2件)：
H01L 29/78 321 V
, H01L 29/78 321 X
