設計仕様の機密保護を強化されたプログラム可能論理デバイス及びその機密保護方法

発明者： , , , ,
出願人/特許権者：
代理人 (1件)：大島陽一 (外1名)
公報種別：公表公報
出願番号（国際出願番号）：特願平6-522308
公開番号（公開出願番号）：特表平8-501402
出願日： 1994年04月05日
公開日（公表日）： 1996年02月13日
要約：

【要約】本発明では、PLDチップのブロックに於いてふたつ以上の機密保護ビットが用いられる。機密保護ビットが全て消去された状態にあるときは、内部構造や、他の情報は保護されないままとなり、ひとつ乃至全ての機密保護ビットをプログラミングすることによって内部構造や、他の情報は保護される。機密保護ビットは、構成情報やその他のユーザが定義したデータが入っている領域に、物理的に近接して配置される。それによって、機密保護ビットは見つけにくくなり、またEPROMベースのPLDの機密保護ビットを全て消去すると、近接して存在するユーザが定義したビットも多数消去されてしまう。その結果、リバースエンジニアリングによって機密保護されたデバイスから有用な情報を引き出すことは困難になる。機密保護ビットをチップの各ブロック内で疑似乱数的な異なった位置に配置することで、機密保護ビットを発見されにくくし、リバースエンジニアリングを困難にすることができる。

請求項（抜粋）：

集積回路のダイに設けられた設計仕様の機密保護を強化されたプログラム可能論理デバイスの機密保護方法であって、前記集積回路のダイにプログラム可能構成素子のアレイを設ける過程と、前記集積回路のダイに、それぞれが、読み返しを許可する状態と、読み返しを許可しない状態とを有する複数のプログラム可能機密保護素子を、各々が前記アレイの素子間に配置されるように分布させる過程と、前記複数のプログラム可能機密保護素子を前記集積回路に結合し、前記プログラム可能機密保護素子の各々が、読み返しを許可する状態にセットされたときのみ、前記プログラム可能論理デバイスからデータを読み出すことができ、前記プログラム可能機密保護素子の少なくともひとつが読み返しを許可しない状態にセットされているときは、データを読むことができないようにする過程と、少なくともひとつの前記プログラム可能機密保護素子を、前記読み返しを許可しない状態にセットする過程とを有する設計仕様の機密保護を強化されたプログラム可能論理デバイスの機密保護方法。

IPC (6件)：

G06F 12/14 320 , G06F 9/06 550 , H03K 19/177 , H04L 9/00 , H04L 9/10 , H04L 9/12

引用特許：

審査官引用 (3件)

特開平3-073042
特開昭62-078643
特開平2-110753

前のページに戻る