特許

J-GLOBAL ID：200903005919046047

半導体装置の製造方法

発明者： 慶児 幸秀
出願人/特許権者： ソニー株式会社
代理人 (1件)： 高橋 光男
公報種別：公開公報
出願番号（国際出願番号）：特願平5-267958
公開番号（公開出願番号）：特開平7-106237
出願日： 1993年09月29日
公開日（公表日）： 1995年04月21日
要約：

【要約】【目的】 簡単な方法で装置自体の技術的構成変更を要することなく、高解像度のパターンを得ることができる半導体装置の製造方法を提供する。【構成】 リソグラフィー処理すべき下地1上にレジストパターン2を形成し、該レジストパターン2に熱処理を施して前記下地面に接するパターン幅を変化させた後に、該レジストパターン3をマスクとしてリソグラフィー処理を行う。

請求項（抜粋）：

リソグラフィー処理すべき下地上にレジストパターンを形成し、該レジストパターンに熱処理を施して前記下地面に接するパターン幅を変化させた後に、該レジストパターンをマスクとしてリソグラフィー処理を行うことを特徴とする半導体装置の製造方法。

IPC (5件)：

H01L 21/027 ,  G03F 7/40 501 ,  H01L 21/265 ,  H01L 21/3065 ,  H01L 27/14

FI (4件)：

H01L 21/30 571 ,  H01L 21/265 W ,  H01L 21/302 H ,  H01L 27/14 D