特許

J-GLOBAL ID：200903005947002020

半導体装置の製造方法

発明者： 津留 清宏
出願人/特許権者： セイコー電子工業株式会社
代理人 (1件)： 林 敬之助
公報種別：公開公報
出願番号（国際出願番号）：特願平3-215597
公開番号（公開出願番号）：特開平5-055455
出願日： 1991年08月27日
公開日（公表日）： 1993年03月05日
要約：

【要約】【目的】 シリコンデバイス層を多層化するために、シリコンデバイス層を有する2枚のウェハをSOGで貼り合わせ、シリコンデバイス層同志を配線して、シリコンデバイスの多層化をする。【構成】 シリコンデバイスが形成されているウェハ1とSOIウェハ2とをSOG6を用いて貼り合わす。次に、シリコンデバイス11とシリコンデバイス21とを配線するために、SOGウェハ2のシリコン基板を全面エッチングしてからコンタクト孔7を開け、タングステン8をCVD法で埋め込む。

請求項（抜粋）：

シリコンデバイスが形成されているシリコンウェハの表面をSOG膜で覆う工程と、シリコンデバイスが形成されているSOIウェハの表面をSOG膜で覆う工程と、前記シリコンウェハのSOG膜と、前記SOIウェハのSOG膜とを、SOGにより貼り合わせし、前記シリコンウェハと前記SOIウェハを1枚のウェハにする工程と、前記SOIウェハのシリコン基板を全面エッチングする工程と、前記シリコンウェハのシリコンデバイスと前記SOIウェハのシリコンデバイスとを接続するためのコンタクト孔を開ける工程と、前記コンタクト孔をCVD法によりタングステンで埋め込む工程とを含むことを特徴とする半導体装置の製造方法。

IPC (5件)：

H01L 27/00 301 ,  H01L 21/28 ,  H01L 21/28 301 ,  H01L 21/316 ,  H01L 27/12