特許
J-GLOBAL ID：200903005948387929
セル組立処理方法及び装置
発明者：
出願人/特許権者：
代理人 (1件)：
鈴木 康夫
公報種別：公開公報
出願番号（国際出願番号）：特願平9-210194
公開番号（公開出願番号）：特開平11-041257
出願日： 1997年07月22日
公開日（公表日）： 1999年02月12日
要約：
【要約】【課題】 セル組立処理を実行するプロセッサへの負荷を分散させ、また、遅延時間を低減させる。【解決手段】 フレームデータ受信部21に、1フレームデータを受信する毎にカウントするフレームカウンタを配備する。このフレームカウンタは1、2、...n、1、2、...の値をとる周期カウンタである(nは、多重化されたチャネルCHのうち同一回線速度の最大多重数で決定)。また、各CHには、セル組立装置立ち上げ処理後、受信される何番目のフレームからCHデータをVPI/VCI別の蓄積領域に蓄積するかの情報(ID)を予め与え。蓄積開始制御部55は、前記フレームカウンタ値を参照し、その値と前記値(ID)とが一致した時点から、各CHデータの前記蓄積領域への振り分けを開始させることにより、セル組立処理におけるセル化のタイミングを分散させる。
請求項（抜粋）：
チャネルとVPI/VCIとの対応情報に基づいてチャネルのデータをVPI/VCI別の蓄積領域への振り分けて蓄積した後セル化するようにした任意速度の複数回線を収容したSTM多重信号を、ATMセルに組み立てるセル組立処理方法において、STM多重信号の同一回線速度のチャネルのデータのVPI/VCI別の蓄積領域への振り分けをチャネル単位で少なくとも1フレーム時間間隔ずらして開始することを特徴とするセル組立処理方法。
IPC (2件)：
FI (2件)：
前のページに戻る
