特許
J-GLOBAL ID:200903005949484600

半導体集積回路装置の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 筒井 大和
公報種別:公開公報
出願番号(国際出願番号):特願平8-208657
公開番号(公開出願番号):特開平10-056145
出願日: 1996年08月07日
公開日(公表日): 1998年02月24日
要約:
【要約】【課題】 DRAMや強誘電体RAMのキャパシタの容量絶縁膜に用いられる高(強)誘電体薄膜の誘電率、残留分極値、ヒステリシス特性などを向上させる。【解決手段】 DRAMや強誘電体RAMのキャパシタの容量絶縁膜に用いられる高(強)誘電体薄膜をスパッタリング法によって形成するにあたり、理論値の90%以上の密度を有するターゲットを使用する。
請求項(抜粋):
スパッタリング法によって基板上に高誘電体薄膜または強誘電体薄膜を形成するにあたり、理論値の90%以上の密度を有するターゲットを用いることを特徴とする半導体集積回路装置の製造方法。
IPC (6件):
H01L 27/108 ,  H01L 21/8242 ,  H01L 21/316 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792
FI (4件):
H01L 27/10 621 B ,  H01L 21/316 Y ,  H01L 27/10 651 ,  H01L 29/78 371
引用特許:
審査官引用 (4件)
全件表示

前のページに戻る