特許

J-GLOBAL ID：200903005950748688

半導体装置の作製方法および半導体装置の作製装置

発明者： 山崎 舜平 ,  寺本 聡
出願人/特許権者： 株式会社半導体エネルギー研究所
公報種別：公開公報
出願番号（国際出願番号）：特願平8-042149
公開番号（公開出願番号）：特開平9-213803
出願日： 1996年02月05日
公開日（公表日）： 1997年08月15日
要約：

【要約】【目的】 多層配線構造を有する半導体装置の作製において、表面の平坦化を行う技術を提供する。【構成】 層間絶縁膜105にコンタクトホールを形成し、電極106と107を形成する。そして、電解溶液中に研摩材料を含有させたものを用いて、電極106と107に電流を流した状態において、機械的な研摩を行う。すると、CMPと電解研摩が同時に進行し、電極108と109、層間絶縁膜110を有するような平坦な表面が得られる。このようにして、多層に配線を形成する際に、試料の表面を平坦にし、装置の集積化を高いものとする。

請求項（抜粋）：

多層配線構造を有する半導体装置の作製方法であって、基板上に第1の配線または電極を形成する工程と、前記第1の配線または電極を覆って絶縁膜を形成する工程と、前記絶縁膜に前記第1の配線または電極へのコンタクトホールを形成する工程と、前記コンタクトホール内において前記第1の配線または電極とコンタクトするコンタクト用配線を形成する工程と、前記コンタクト用配線を陽極として電解溶液中において、ケミカルメカニカルポリシングを行なうことにより前記コンタクト用配線の突出した部分を除去すると同時に前記絶縁膜を平坦にする工程と、を有することを特徴とする半導体装置の作製方法。

IPC (4件)：

H01L 21/768 ,  H01L 21/3063 ,  H01L 21/306 ,  H01L 21/3205

FI (4件)：

H01L 21/90 A ,  H01L 21/306 L ,  H01L 21/306 F ,  H01L 21/88 R