特許
J-GLOBAL ID：200903005954866944
プリント配線板の製造方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
須山 佐一
公報種別：公開公報
出願番号（国際出願番号）：特願平4-136387
公開番号（公開出願番号）：特開平5-335722
出願日： 1992年05月28日
公開日（公表日）： 1993年12月17日
要約：
【要約】 (修正有)【目的】 配線密度を低下させることなく、また半田ペーストの被着なども不要なプリント配線板の製造方法を提供する。【構成】 絶縁性基板の少なくとも一主面に一体的に形成された導体層面1aに表面実装用パッドを含む所要の回路パターンをパターンニングする工程と、回路パターンニングした面に電解半田めっき層5を被着形成する工程と、被着形成した電解半田めっき層をエッチングレジストとして露出している導体層を選択エッチングして表面実装用パッドを含む所要の回路パターンを形成する工程と、所定の回路パターン部にマスキングする工程と、マスキングした領域以外の電解半田めっき層を除去する工程と、マスクを除去後、残存・被着している電解半田めっき層の導体層パターン面に半田流出防止ダムを形成した後、加熱処理を施して残存・被着している電解半田めっきを共晶半田化する工程と、表面実装用パッドを含む所定の回路パターン形成面にソルダーレジスト層を被着・形成する。
請求項（抜粋）：
絶縁性基板の少なくとも一主面に一体的に形成された導体層面に表面実装用パッドを含む所要の回路パターンをパターンニングする工程と、前記回路パターンニングした面に電解半田めっき層を被着形成する工程と、前記被着形成した電解半田めっき層をエッチングレジストとして露出している導体層を選択エッチングして表面実装用パッドを含む所要の回路パターンを形成する工程と、前記形成した少なくとも表面実装用パッドを含む所定の回路パターン部にマスキングする工程と、前記マスキングした領域以外の露出する電解半田めっき層を除去する工程と、前記電解半田めっき層の除去に用いたマスクを除去後、残存・被着している電解半田めっき層の導体層パターン面上端部に半田流出防止ダムを配置・形成する工程と、前記半田流出防止ダムを配置・形成した後、加熱処理を施して残存・被着している電解半田めっきを共晶半田化する工程と、前記加熱処理を施し共晶半田化した後、表面実装用パッドを含む所定の回路パターン形成面にソルダーレジスト層を被着・形成する工程とを具備して成ることを特徴とするプリント配線板の製造方法。
IPC (3件)：
H05K 3/06
, H05K 3/24
, H05K 3/42
