特許

J-GLOBAL ID：200903005958745904

ダイナミック型半導体記憶装置

発明者： 荻原 隆
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-041349
公開番号（公開出願番号）：特開2000-243090
出願日： 1999年02月19日
公開日（公表日）： 2000年09月08日
要約：

【要約】【課題】反強誘電体メモリを適用した、1メモリセルキャパシタに3値以上の分極量を記憶させることのできる、多値反強誘電体メモリを提供すること。【解決手段】少なくとも1個の反強誘電体膜を用いたキャパシタAFCと、このキャパシタに直列に接続された1個のMOS FET(Tr)とを備え、キャパシタの一方の電極に与えられる電位により変化するn値(n≧3)の分極量を情報として蓄積するメモリセルを有することを特徴とする。反強誘電体特有のヒステリシス曲線により、n通りのメモリセル電位に対し、最大で2×n個の情報を対応させ、データの書き込みの際に、メモリセルキャパシタのプレート電極とストレージノードの間の電圧を変えることにより、1メモリセルに3値以上の分極量を蓄積させる。

請求項（抜粋）：

メモリセルとして少なくとも1個の反強誘電体膜を用いたキャパシタと、このキャパシタに直列に接続された少なくとも1個のスイッチ素子とを備え、前記キャパシタの一方の電極を基準にした場合の、2つのヒステリシス曲線と両者を結ぶ直線からなる電極間の電位差と分極量を表す関数上で、前記キャパシタの電極間に加える所定の電位差に2種類の分極量を対応させ、前記メモリセルに信号電荷に応じたデータとして蓄積することを特徴とするダイナミック型半導体記憶装置。

IPC (9件)：

G11C 14/00 ,  G11C 11/22 ,  G11C 11/56 ,  H01L 27/10 451 ,  H01L 27/108 ,  H01L 21/8242 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (6件)：

G11C 11/34 352 A ,  G11C 11/22 ,  G11C 11/56 ,  H01L 27/10 451 ,  H01L 27/10 651 ,  H01L 29/78 371

Fターム (16件)：

5B024AA15 ,  5B024BA02 ,  5B024BA05 ,  5B024BA09 ,  5B024BA27 ,  5B024CA07 ,  5B024CA25 ,  5F001AA17 ,  5F001AD12 ,  5F001AF20 ,  5F083AD11 ,  5F083FR02 ,  5F083LA03 ,  5F083LA10 ,  5F083LA12 ,  5F083ZA21