特許
J-GLOBAL ID：200903005973647625
バッファメモリ回路
発明者：
,
,
出願人/特許権者：
,
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-195701
公開番号（公開出願番号）：特開平6-046083
出願日： 1992年07月23日
公開日（公表日）： 1994年02月18日
要約：
【要約】【目的】信号をセルに分解して伝送するシステムで、伝送途中でセルが廃棄された場合の代わりのダミーセルをバッファメモリ回路で挿入する際に、メモリスリップが発生するのを防ぐ。【構成】バッファメモリを2個持ち、ダミーセルの挿入はバッファメモリ1へ書込時に行うことにより、バッファメモリ2のメモリスリップを防ぐ。バッファメモリ2は読出が連続的なのでメモリスリップを条件が厳しいが、バッファメモリ1は読出は連続的でなくてもよいので、バッファメモリ1にスリップ条件を肩代わりさせる。
請求項（抜粋）：
信号をセルに分割し構成したデータ信号を書込む第1のバッファと、前記第1のバッファの読み出し信号を書込む第2のバッファと、外部からのダミーセル挿入信号によりダミーセルの挿入を指示する前記第1のバッファに対する第1の書込みカウンタと、前記第1のバッファに対する第1の読出しカウンタと、前記第2のバッファに対する第2の書込みカウンタと、前記第2のバッファに対する第2の読み出しカウンタとを備えることを特徴とするバッファメモリ回路。
IPC (4件)：
H04L 12/48
, H04J 3/06
, H04L 7/00
, H04L 13/08
