特許
J-GLOBAL ID：200903005984089292
薄膜トランジスタアレイの製造方法、電子装置および薄膜トランジスタ
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
須山 佐一
公報種別：公開公報
出願番号（国際出願番号）：特願平9-062621
公開番号（公開出願番号）：特開平10-256558
出願日： 1997年03月17日
公開日（公表日）： 1998年09月25日
要約：
【要約】【課題】 プラスティック基板などの変形の大きな基板に薄膜トランジスタアレイを自己整合的に形成する。【解決手段】 ゲート線11をマスクとして裏面露光し、ゲート線11に整合したレジストパターンにより、半導体膜13のチャネル上部にメッキ層16を、信号線21及びソース電極17a、ドレイン電極17bを形成する金属層17よりもエッチングレートの速い金属により形成する。メッキ層16と金属層17とを同時にエッチングすることによりゲートとソース・ドレインとが自己整合的に形成された薄膜トランジスタアレイを得ることができる。
請求項（抜粋）：
透明絶縁性基板上にゲート電極を形成する工程と、前記ゲート電極の上側から前記絶縁性基板上に透光性を有するゲート絶縁膜、半導体膜、オーミックコンタクト層を順次積層する工程と、前記オーミックコンタクト層上にネガ型感光性樹脂層を形成し、前記絶縁性基板の前記ゲート電極が形成された側と反対側から前記ゲート電極をマスクとして露光し、未露光の前記感光性樹脂層を除去する工程と、前記感光性樹脂層をマスクとして前記オーミックコンタクト層上に第1の金属のメッキ層を形成する工程と、前記感光性樹脂層を除去する工程と、前記メッキ層の上側から前記第1の金属よりもエッチングレートの小さい第2の金属からなる導体層を形成する工程と、前記メッキ層および前記導体層とを、前記メッキ層が除去され、前記導体層の少なくとも一部が残るようにエッチングする工程とを具備したことを特徴とする薄膜トランジスタアレイの製造方法。
IPC (3件)：
H01L 29/786
, H01L 21/336
, G02F 1/136 500
H01L 29/78 616 N
, G02F 1/136 500
, H01L 29/78 616 S
, H01L 29/78 627 C
