特許

J-GLOBAL ID：200903005987668641

MOS型半導体装置

発明者： 松浦 直樹
出願人/特許権者： 関西日本電気株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平5-071742
公開番号（公開出願番号）：特開平6-283718
出願日： 1993年03月30日
公開日（公表日）： 1994年10月07日
要約：

【要約】【目的】 MOS型半導体装置に関し、とくにオン抵抗可変し得る構造のMOS型半導体装置に関する。【構成】 一導電型半導体1の一主面側に互いに分離して複数の逆導電型半導体層2を形成するとともに,各逆導電型半導体層2内にこの層より浅く平面形状がリング状の一導電型半導体層3を形成し、隣接する1、導電型半導体層3間上方に絶縁膜4を介してゲート層を形成し、かつ導電型半導体層2の露呈部とこの露呈部を囲む一導電型半導体層3の一部をソース電極6に接続したMOS型半導体装置において上記ゲート層を複数に分割し、逆導電型半導体層2の上方のゲート12a,12bと基板表面上方のゲート12にそれぞれ独立に電圧が供給されるゲート電極を接続したことを特徴とするMOS型半導体装置。【効果】 オン抵抗を低下させることができ、その結果発熱が小さくなり破壊が防止される。またオン抵抗の制御は、半導体装置の寸法・形状に左右されずに可能なため設計上の制約が緩和される。

請求項（抜粋）：

一導電型半導体基板の一主面側に互いに分離して、複数の逆導電型半導体層を形成するとともに、各逆導電型半導体層内にこの層より浅く平面形状が環状の一導電型半導体層を形成し、隣接する前記一導電型半導体層間上方に絶縁膜を介してゲート層を形成し、かつ前記逆導電型半導体層の露呈部と、この露呈部を囲む前記一導電型半導体層の一部をソース電極に接続したMOS型半導体装置において、上記ゲート層を前記半導体基板の表面上方のみの部分と、前記逆導電型半導体層の上方を主としする部分とに分割し、各分割ゲート層にそれぞれ独立した電圧が供給されるゲート電極を接続したことを特徴とするMOS型半導体装置。