特許

J-GLOBAL ID：200903005993797160

強誘電体メモリ

発明者： 藤澤 宏樹 ,  梶谷 一彦 ,  成井 誠司 ,  鈴木 津幸 ,  青木 康伸
出願人/特許権者： 株式会社日立製作所 ,  日立超エル・エス・アイ・エンジニアリング株式会社
代理人 (1件)： 徳若 光政
公報種別：公開公報
出願番号（国際出願番号）：特願平8-080864
公開番号（公開出願番号）：特開平9-245488
出願日： 1996年03月08日
公開日（公表日）： 1997年09月19日
要約：

【要約】 (修正有)【課題】 インプリントによる強誘電体キャパシタの情報保持特性の偏り・劣化を防止し、強誘電体メモリの信頼性を高める。【解決手段】 二対の切り換えMOSFETN8・N9及びNA・NBあるいはNC・ND及びNE・NFをそれぞれ含み、メモリアレイARYL又はARYRの各相補ビット線の非反転及び反転信号線とセンスアンプSAの対応する単位増幅回路の非反転及び反転入出力ノードとの間を選択的に非反転又は反転接続しうるビット線反転回路からなるビット線接続切り換え回路SL及びSRと、これらのビット線接続切り換え回路による相補ビット線及び単位増幅回路間の接続が非反転又は反転接続のいずれにあるかを記憶するためのビット線切り換え状態記憶回路とを設け、リフレッシュ動作が行われるごとに、その実質的な論理値を変えることなくメモリセルの保持データをワード線単位で反転し、書き換える。

請求項（抜粋）：

強誘電体キャパシタを含むメモリセルが格子状に配置されてなるメモリアレイを具備し、その実質的な論理値を変えることなくメモリセルの保持データを反転して書き換えうることを特徴とする強誘電体メモリ。

IPC (3件)：

G11C 14/00 ,  G11C 11/22 ,  H01L 27/10 451

FI (3件)：

G11C 11/34 352 A ,  G11C 11/22 ,  H01L 27/10 451