特許

J-GLOBAL ID：200903006014049090

半導体装置およびその製造方法

発明者： 坂本 雅彦 ,  佐々木 英二 ,  斉藤 政良
出願人/特許権者： 株式会社日立製作所 ,  日立超エル・エス・アイ・エンジニアリング株式会社
代理人 (1件)： 小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平4-051304
公開番号（公開出願番号）：特開平5-259296
出願日： 1992年03月10日
公開日（公表日）： 1993年10月08日
要約：

【要約】【目的】下地段差をサイドウォールと塗布絶縁膜を用いて、平坦度良く平坦化絶縁膜形成し、高信頼性多層配線を形成する。【構成】下地段差を、O3-TEOS膜のサイドウォールとプラズマCVD絶縁膜と塗布絶縁膜とCVD絶縁膜とにより平坦化3層々間絶縁膜を形成して平坦化した構成とする。【効果】サイドウォールを形成する際、巣を発生することなくサイドウォールを形成することができ、また塗布ガラスと組み合わせて下地段差を平坦化することにより、信頼性の高い微細多層配線の形成を可能とする。

請求項（抜粋）：

第一の配線の側面に絶縁体のサイドウォールが形成され、該サイドウォールに接してプラズマCVD絶縁膜が堆積した構造を特徴とする半導体装置。