特許
J-GLOBAL ID：200903006020462888
バイアスT回路
発明者：
出願人/特許権者：
代理人 (1件)：
鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平7-156110
公開番号（公開出願番号）：特開平9-008583
出願日： 1995年06月22日
公開日（公表日）： 1997年01月10日
要約：
【要約】【目的】入力インピーダンスを周波数によらず容易に一定にすることができ、高速信号を終端するような回路に用いた場合でも、高速信号に影響を与えずにバイアス成分を印加することのできるバイアスT回路を提供する。【構成】端子a-b間に容量素子31を接続し、端子a-c間に誘導素子32を接続し、容量素子31及び誘導素子32の値を、端子b,cにそれぞれ共に等しい負荷抵抗33,34を介して接地した場合に、端子aからみた入力インピーダンスZinが負荷抵抗33,34の抵抗値に一致するように設定し、これにより、誘導素子32と負荷抵抗34とで構成される高域阻止フィルタの高域遮断周波数と、負荷抵抗34と同じ抵抗値を有する負荷抵抗33と容量素子31とで構成される低域阻止フィルタの低域遮断周波数とが互いに等しくなるようにしたものである。
請求項（抜粋）：
第1乃至第3の端子を有し、第1の端子と第2の端子との間、第1の端子と第3の端子との間にそれぞれ容量素子と誘導素子を接続してなるバイアスT回路において、前記容量素子のみが接続された第2の端子及び前記誘導素子のみが接続された第3の端子それぞれに互いに等しい第1、第2の負荷抵抗を接続した場合に、前記第1の端子からみた入力インピーダンスが前記第1、第2の負荷抵抗の抵抗値に一致するようにしたことを特徴とするバイアスT回路。
IPC (2件)：
FI (2件)：
前のページに戻る
