特許

J-GLOBAL ID：200903006023693171

半導体装置、その製造方法及び半導体製造装置

発明者： 村上 一朗
出願人/特許権者： ソニー株式会社
代理人 (1件)： 山口 邦夫 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-028585
公開番号（公開出願番号）：特開2003-229562
出願日： 2002年02月05日
公開日（公表日）： 2003年08月15日
要約：

【要約】【課題】 上下膜間の屈折率の整合方法を工夫して、フォトダイオード部上の反射を最小限に抑制できるようにすると共に受光感度を改善できるようにする。【解決手段】 シリコン基板11に設けられた複数の光電変換用のフォトダイオード部PDと、このフォトダイオード部PD上に設けられた屈折率整合膜16とを備え、この膜16はシリコン、酸素、窒素の組成比を1:x:yとしたとき、SiOxNy(0≦x,y)で示される絶縁性の化合物層から構成され、かつ、化合物層内の酸素の含有率がフォトダイオード部PDのシリコン界面で最も低く上層で最も高くなされ、化合物層内の窒素の含有率がフォトダイオード部PDのシリコン界面で最も高く上層で最も低くなされるものである。単層同士のSiN膜とSiO2膜とを積層する場合に比べて多重反射が低減されるので、受光感度を改善することができる。

請求項（抜粋）：

半導体基板と、前記半導体基板に設けられた絶縁性の化合物層とを備え、前記化合物層は、シリコン、酸素、窒素の組成比を1:x:yとしたとき、SiOxNy(0≦x,y)で示され、かつ、前記酸素の含有率が半導体基板界面で最も低く上層で最も高くなされ、前記窒素の含有率が半導体基板界面で最も高く上層で最も低くなされることを特徴とする半導体装置。

IPC (4件)：

H01L 27/148 ,  H01L 21/31 ,  H01L 21/318 ,  H01L 31/10

FI (4件)：

H01L 21/31 B ,  H01L 21/318 C ,  H01L 27/14 B ,  H01L 31/10 A

Fターム (47件)：

4M118AA01 ,  4M118AA05 ,  4M118AB01 ,  4M118BA13 ,  4M118CA04 ,  4M118CA33 ,  4M118CA34 ,  4M118DA03 ,  4M118FA06 ,  4M118FA13 ,  4M118FA26 ,  4M118FA35 ,  4M118GB08 ,  4M118GB11 ,  4M118GD04 ,  4M118GD07 ,  5F045AA06 ,  5F045AB34 ,  5F045AC01 ,  5F045AC11 ,  5F045AC12 ,  5F045AF08 ,  5F045CA13 ,  5F045DC56 ,  5F045DC62 ,  5F045DP03 ,  5F045EE17 ,  5F049MA15 ,  5F049MB02 ,  5F049NA02 ,  5F049NA04 ,  5F049NB05 ,  5F049PA03 ,  5F049PA20 ,  5F049QA03 ,  5F049RA02 ,  5F049SS03 ,  5F049SZ06 ,  5F049SZ10 ,  5F049SZ20 ,  5F049TA12 ,  5F049TA13 ,  5F049WA03 ,  5F058BA20 ,  5F058BC11 ,  5F058BD15 ,  5F058BF04

引用特許：

審査官引用 (2件)

• 特開平3-200367
  
• 特開昭64-065867