特許
J-GLOBAL ID：200903006036520985
シングルチップマイクロコンピュータ
発明者：
出願人/特許権者：
代理人 (1件)：
菅野 中
公報種別：公開公報
出願番号（国際出願番号）：特願平4-273645
公開番号（公開出願番号）：特開平6-103388
出願日： 1992年09月17日
公開日（公表日）： 1994年04月15日
要約：
【要約】【目的】 内部ROMのプログラムデータが外部に出力することを防止する。【構成】 内部ROM101のプログラムデータをPORT102に転送するための信号線に直列に接続された制御ゲート114,116を有する。制御ゲート114,116をウェハーテスト時のみ使用する入力端子108により制御することにより、組立後に内部ROM101からプログラムデータがPORT102に読出されるのを禁止する。
請求項（抜粋）：
読出専用メモリと、外部出力部と、中央処理部と、入力端子と、制御ゲートとを有するシングルチップマイクロコンピュータであって、読出専用メモリは、プログラムデータを内蔵したものであり、外部出力部は、読出専用メモリから出力されたプログラムデータを外部に出力するものであり、中央処理部は、読出専用メモリのプログラムデータを実行するものであり、入力端子は、組立後のフローティング状態が抵抗によりプルダウンされて読出禁止信号を出力するものであり、制御ゲートは、読出専用メモリから外部出力部へのプログラムデータの出力を制御し、入力端子からの読出禁止信号に基づいてデータ出力を禁止するものであることを特徴とするシングルチップマイクロコンピュータ。
IPC (3件)：
G06F 15/78 510
, G06F 12/14 320
, G11C 17/00
