特許
J-GLOBAL ID：200903006038547120
低消費電力モード用PLL回路及びその試験方法
発明者：
出願人/特許権者：
代理人 (1件)：
加藤 朝道
公報種別：公開公報
出願番号（国際出願番号）：特願平8-233595
公開番号（公開出願番号）：特開平10-065526
出願日： 1996年08月15日
公開日（公表日）： 1998年03月06日
要約：
【要約】【課題】通常の動作クロックに対してこのクロックを分周することにより、通常の動作クロックよりも低い周波数で動作する低消費電力モードに切り替えた時の動作クロックの位相を1通りとすることで、試験装置による試験を可能にするPLL回路及び試験方法の提供。【解決手段】試験時には、入力セレクタ16は入力クロック10を2N分周したクロックを位相比較器22に出力し、分周器セレクタ50は基準クロック32を2N分周したクロックを位相比較器22に出力する。入力クロックを2N分周したクロックと基準クロックを2N分周したクロックの位相を合わせることで、2M分周器の出力の位相を1通りにする。低消費電力モード時は内部クロックセレクタ54は2M分周器38の出力46を内部クロックとして出力する。
請求項（抜粋）：
入力信号と基準信号との位相差を比較出力する位相比較器と、前記位相比較器の出力を濾波するフィルタと、前記フィルタの出力を入力とする電圧制御発振器と、前記電圧制御発振器の出力信号を共通に入力し、互いに異なった分周比で分周する複数の分周器からなる分周器群の一つを選択して前記位相比較器に前記基準信号として供給するPLL回路において、試験時に、前記入力信号を分周器を介して分周した信号を前記位相比較器に供給する手段と、試験時に前記分周器群のうち、前記入力信号を分周する前記分周器の分周比と同じ分周比の分周器を選択してその出力信号を、前記位相比較器に基準信号として供給する手段と、を備えたことを特徴とするPLL回路。
IPC (2件)：
FI (3件)：
H03L 7/08 N
, H03L 7/08 Z
, H04L 7/02 B
