特許

J-GLOBAL ID：200903006042611410

不揮発性半導体記憶装置

発明者： 木内 敬茂
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 内原 晋
公報種別：公開公報
出願番号（国際出願番号）：特願平3-259967
公開番号（公開出願番号）：特開平5-101683
出願日： 1991年10月08日
公開日（公表日）： 1993年04月23日
要約：

【要約】【目的】1ビット2トランジスタ2メモリセル構成の読出し動作の高速性を保ち、かつこれよりメモリセル面積を縮小する。【構成】1ビット2トランジスタ2メモリセル構成の従来のメモリセルに対し、この2メモリセルの選択用トランジスタを1つの選択用トランジスタQS1で共用し、2記憶用トランジスタQM1,QM2と1選択用トランジスタQS1とで1つのメモリセルMCを構成し、1ビット3トランジスタ1メモリセル構成とする。

請求項（抜粋）：

それぞれ電荷蓄積用の浮遊ゲートを持ち電気的に書込み状態,消去状態に設定できる第1及び第2の記憶用トランジスタと、ドレインを前記第1及び第2の記憶用トランジスタのソースと接続しソースを所定の電位の電源線と接続する選択用トランジスタとを備えたメモリセルと、前記第1及び第2の記憶用トランジスタのドレインとそれぞれ対応して接続する第1及び第2のビット線と、前記第1及び第2の記憶用トランジスタのゲートに所定の電位を供給するゲートバイアス線と、前記選択用トランジスタのゲートに所定の電位を供給してこの選択用トランジスタをオンにしこの選択用トランジスタが含まれるメモリセルを選択状態とするワード線と、前記第1及び第2のビット線間の信号を増幅するセンス増幅器とを有することを特徴とする不揮発性半導体記憶装置。