特許

J-GLOBAL ID：200903006049441081

半導体装置

発明者： 田中 常之
出願人/特許権者： 富士通株式会社 ,  富士通カンタムデバイス株式会社
代理人 (1件)： 岡本 啓三
公報種別：公開公報
出願番号（国際出願番号）：特願平4-104347
公開番号（公開出願番号）：特開平6-164213
出願日： 1992年04月23日
公開日（公表日）： 1994年06月10日
要約：

【要約】【目的】本発明は、マイクロ波デバイスを搭載した半導体装置に関し、リードを曲げることなく、しかも誘電体基板の強度低下を抑制してリードと誘電体基板上の配線とを良好に接触させることを目的とする。【構成】上面に接地用の第1の導電膜が形成されている筐体3と、該筐体3上に順次形成された第1及び第2の誘電体基板4a, 4bと、前記筐体3上に固定された半導体デバイス1のリード2に接続され、前記第2の誘電体基板4b上面に形成されているマイクロストリップライン5と、前記第1及び第2の誘電体基板4a, 4bの界面に少なくとも前記マイクロストリップライン5に沿って形成された接地用の第2の導電膜7と、前記第2の導電膜7と前記第1の導電膜4を導通させるために前記第1の誘電体基板4aに設けられたスルーホール8とを含み構成する。

請求項（抜粋）：

上面に接地用の第1の導電膜が形成されている筐体(3)と、該筐体(3)上に順次形成された第1及び第2の誘電体基板(4a, 4b)と、前記筐体(3)上に固定された半導体デバイス(1)のリード(2)に接続され、前記第2の誘電体基板(4b)上面に形成されているマイクロストリップライン(5)と、前記第1及び第2の誘電体基板(4a, 4b)の界面に少なくとも前記マイクロストリップライン(5)に沿って形成された接地用の第2の導電膜(7)と、前記第2の導電膜(7)と前記第1の導電膜を導通させるために前記第1の誘電体基板(4a)に設けられたスルーホール(8)とを有することを特徴とする半導体装置。

IPC (4件)：

H01P 3/08 ,  H01L 23/12 301 ,  H01P 1/00 ,  H01P 5/08