特許
J-GLOBAL ID：200903006073380166
絶縁ゲート型半導体装置
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平5-031578
公開番号（公開出願番号）：特開平6-244413
出願日： 1993年02月22日
公開日（公表日）： 1994年09月02日
要約：
【要約】【目的】 正および負の電圧に対して許容ゲート電圧を向上した保護回路を内蔵したパワーMOSトランジスタを提供すること。【構成】 温度検出、ラッチ、ゲート遮断の回路の動作をツェナーD10で安定化させて、外部ゲート11が高電圧となると高ゲート電圧遮断回路のM6をオンとさせ、パワーMOSを保護する。温度検出用の抵抗R4は外部ゲート端子側に、ダイオードD1〜D4は外部ソース側に接続する。また、負電圧保護のため、逆流防止ダイオードD7〜D9が挿入されている。【効果】 ツェナーD10と外部ソース側のダイオードD1〜D4ため、温度検出動作の電圧依存性が低減される。正の高電圧に対しては高ゲート電圧遮断回路が動作し、負の電圧に対しては逆流防止ダイオードD7〜D9が耐圧を増す。
請求項（抜粋）：
外部ドレイン端子、外部ゲート端子、外部ソース端子と本体素子を有するNチャネル絶縁ゲート型半導体装置において、前記本体素子とは異なる第2のスイッチング素子とこの第2のスイッチング素子の入力端子と前記外部ゲート端子との間にダイオードまたは抵抗とを有し、規定以上の正電圧が外部ゲート端子に印加されたときに前記第2のスイッチング素子がオンすることにより、前記本体素子を遮断する高ゲート電圧遮断回路を内蔵したことを特徴とする絶縁ゲート型半導体装置。
IPC (2件)：
FI (2件)：
H01L 29/78 301 K
, H01L 27/06 311 B
