特許

J-GLOBAL ID：200903006078828319

非単結晶半導体薄膜素子の製造プロセスにおける特性改善方法

発明者： 大村 八通
出願人/特許権者： 大村 八通
代理人 (1件)： 一色 健輔 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-294111
公開番号（公開出願番号）：特開2000-124460
出願日： 1998年10月15日
公開日（公表日）： 2000年04月28日
要約：

【要約】【課題】 基板上に非単結晶半導体薄膜を堆積した構造を主体とする素子(薄膜電界効果トランジスタ・光伝導素子・光起電力素子など)の製造プロセスにおいて、簡易かつコストパフォーマンスに優れた方法で非単結晶半導体薄膜の結合欠陥を補償し、前記素子の特性劣化を改善する。【解決手段】 支持基板26の上に真空蒸着あるいはスパッタ法によりゲート電極28を形成した後、シランの650°Cの熱CVDによりi型アモルファスシリコン膜30を堆積し、この段階でこの構造体を110°Cの高圧水に15時間浸漬する。次に絶縁膜32、ソース金属膜34およびドレイン金属膜36を真空蒸着あるいはスパッタ法により堆積し、パターニングによってソース、ドレインを形成する。

請求項（抜粋）：

基板上に非単結晶半導体薄膜を堆積した構造を主体とする素子の製造プロセスにおいて、非単結晶半導体薄膜を堆積した基板を110°C以上の水中に1時間以上保持することを特徴とする特性改善方法。

IPC (3件)：

H01L 29/786 ,  H01L 21/336 ,  H01L 31/04

FI (2件)：

H01L 29/78 627 E ,  H01L 31/04 V

Fターム (21件)：

5F051AA05 ,  5F051BA05 ,  5F051BA17 ,  5F051CA03 ,  5F051CA15 ,  5F051CA31 ,  5F051CA40 ,  5F051DA04 ,  5F051EA18 ,  5F051HA20 ,  5F110AA06 ,  5F110AA30 ,  5F110CC05 ,  5F110CC07 ,  5F110GG02 ,  5F110GG14 ,  5F110GG15 ,  5F110GG43 ,  5F110GG44 ,  5F110GG45 ,  5F110GG58