特許
J-GLOBAL ID：200903006107661917
半導体装置及びその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
鈴木 喜三郎 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-025123
公開番号（公開出願番号）：特開平5-226363
出願日： 1992年02月12日
公開日（公表日）： 1993年09月03日
要約：
【要約】【目的】 大型の基板を用いた場合に簡便にオフセット構造を有する薄膜トランジスタを作製する方法を提供する。【構成】 ゲート配線上にのみ選択的に絶縁膜を成膜して、薄膜間トランジスタのオフセット構造を形成する。【効果】 大型基板を用いた場合に、複雑な工程を用いることなく高いオンオフ比を有する薄膜トランジスタを形成することが可能となる。また全工程を450°C以下で構成することも可能で、低コストな基板を利用することができる。
請求項（抜粋）：
絶縁ゲート型半導体装置のチャンネル領域がシリコンを主体とする半導体で形成された半導体装置において、チャンネル領域を含むシリコンを主体とし、ボロン等の不純物をドーピングした多結晶半導体層、ゲート絶縁膜、ゲート電極、該チャンネル領域を含むシリコンを主体とする多結晶半導体層の少なくとも一部の領域上に形成されたソース・ドレイン領域を成す薄膜を少なくとも有することを特徴とする半導体装置。
IPC (3件)：
H01L 21/336
, H01L 29/784
, H01L 21/20
