特許
J-GLOBAL ID：200903006117239822
プロセッサ仮想化を改良するための方法及び合成命令を処理するためのシステム
発明者：
出願人/特許権者：
代理人 (2件)：
谷 義一
, 阿部 和夫
公報種別：公開公報
出願番号（国際出願番号）：特願2004-267291
公開番号（公開出願番号）：特開2005-122711
出願日： 2004年09月14日
公開日（公表日）： 2005年05月12日
要約：
【課題】 仮想マシンにおいて合成命令を使用するためのシステム及び方法を実現することにより、より改善された仮想化を可能とする。【解決手段】 本発明は、トラップを生じさせる1組の「合成命令」を提供して、仮想マシン(VM)が命令を安全に処理する機会を提供することにより、x86プロセッサアーキテクチャの欠点を補償する。x86アーキテクチャには「イリーガル」であるが、それでも、仮想マシンが理解することができる命令を使用することにより、それらの合成命令を使用して、x86プロセッサに対する従来の命令によって実行された場合、問題があるが、x86プロセッサシステムに関するはるかに改良されたプロセッサ仮想化を提供する明確に定義されたアクションを仮想マシンにおいて実行する方法である。【選択図】 図10
請求項（抜粋）：
IA32アーキテクチャを含むが、該アーキテクチャには限定されないx86プロセッサアーキテクチャ及び同等のアーキテクチャにおけるプロセッサ仮想化を改良するための方法であって、
x86プロセッサ上で動作する仮想マシンに関する仮想化に悪影響を与えるゲストオペレーティングシステムにおける1つまたは複数の事前定義された命令を削除する、置き換える、または補足するステップ
を備えことを特徴とする方法。
IPC (1件)：
FI (1件)：
Fターム (2件)：
前のページに戻る
