特許
J-GLOBAL ID：200903006136718430
半導体素子の実装方法及び半導体装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
渡邉 勇 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-351796
公開番号（公開出願番号）：特開2001-168140
出願日： 1999年12月10日
公開日（公表日）： 2001年06月22日
要約：
【要約】【課題】 微細ピッチの電極への接続であっても隣の電極とショートする危険性がなく、安定性が高く、低コストで信頼性の高い電気接続を実現できる半導体素子の実装方法およびその方法で作製した半導体装置を提供する。【解決手段】 実質的に金属成分からなるコア部と、該コア部に化学的に結合した有機物からなる被覆層とからなる複合金属超微粒子を溶媒に分散させて金属ペーストを調整する工程と、該金属ペーストを回路基板20の端子電極22上に付着させて主に複合金属超微粒子からなる金属ペーストボール24を形成する工程と、該金属ペーストボール24上にフェイスダウン法を用いて半導体素子30の電極を接続する工程と、低温焼成により半導体素子30と回路基板20とを電気的に接続する工程とを有する。
請求項（抜粋）：
実質的に金属成分からなるコア部と、該コア部に化学的に結合した有機物からなる被覆層とからなる複合金属超微粒子を溶媒に分散させて金属ペーストを調整する工程と、該金属ペーストを回路基板の端子電極上に付着させて主に複合金属超微粒子からなる金属ペーストボールを形成する工程と、該金属ペーストボール上にフェイスダウン法を用いて半導体素子の電極を接続する工程と、低温焼成により半導体素子と回路基板とを電気的に接続する工程とを有することを特徴とする半導体素子の実装方法。
Fターム (5件)：
5F044KK18
, 5F044KK19
, 5F044LL07
, 5F044QQ03
, 5F044QQ04
