横型二重拡散型電界効果トランジスタおよびそれを備えた集積回路

発明者： , ,
出願人/特許権者：
代理人 (3件)：山崎宏 , 前田厚司 , 仲倉幸典
公報種別：公開公報
出願番号（国際出願番号）：特願2005-251475
公開番号（公開出願番号）：特開2007-067181
出願日： 2005年08月31日
公開日（公表日）： 2007年03月15日
要約：

【課題】高耐圧で低オン抵抗の横型二重拡散型電界効果トランジスタを提供すること。【解決手段】ゲート絶縁膜は、ソース拡散層6からボディ拡散層3のパターンを越えた領域まで覆う第1ゲート絶縁膜4bと、この第1ゲート絶縁膜4bよりも膜厚が厚く、第1ゲート絶縁膜4bが覆う領域よりもドレイン拡散層7に近い領域を覆う第2ゲート絶縁膜4aとを含む。第1ゲート絶縁膜4bと第2ゲート絶縁膜4aとの間の境界線13は、ボディ拡散層3のパターンの辺に平行なストレート部13nと、ボディ拡散層3のパターンの頂点を離間して取り囲むコーナー部13rとからなる。ボディ拡散層3のパターンの頂点と境界線13のコーナー部13rとの間の距離は、ボディ拡散層3のパターンの辺と境界線13のストレート部13nとの間の距離X以下である。【選択図】図3B

請求項（抜粋）：

第1導電型の半導体層の表面に、実質的に矩形のパターンを用いて形成された第2導電型のボディ拡散層と、上記ボディ拡散層内で、このボディ拡散層の表面の一部を占める領域に形成された第1導電型のソース拡散層と、上記第1導電型の半導体層の表面のうち上記ボディ拡散層を離間して取り囲む領域に形成された第1導電型のドレイン拡散層と、少なくとも上記ソース拡散層とドレイン拡散層との間の上記半導体層の表面を、ゲート絶縁膜を介して覆うゲート電極とを備え、上記ゲート絶縁膜は、上記ソース拡散層から上記ボディ拡散層のパターンを越えた領域まで覆う第1ゲート絶縁膜と、この第1ゲート絶縁膜よりも膜厚が厚く、上記第1ゲート絶縁膜が覆う領域よりも上記ドレイン拡散層に近い領域を覆う第2ゲート絶縁膜とを含み、上記第1ゲート絶縁膜と第2ゲート絶縁膜との間の境界線は、上記ボディ拡散層のパターンの辺に平行なストレート部と、上記ボディ拡散層のパターンの頂点を離間して取り囲むコーナー部とからなり、上記ボディ拡散層のパターンの頂点と上記境界線のコーナー部との間の距離は、上記ボディ拡散層のパターンの辺と上記境界線のストレート部との間の距離以下であることを特徴とする横型二重拡散型電界効果トランジスタ。

IPC (5件)：

H01L 29/78 , H01L 21/823 , H01L 27/088 , H01L 21/824 , H01L 27/06

FI (4件)：

H01L29/78 301D , H01L29/78 301G , H01L27/08 102C , H01L27/06 321A

Fターム (41件)：

5F048AA05 , 5F048AA08 , 5F048AC01 , 5F048AC06 , 5F048BA01 , 5F048BA07 , 5F048BB02 , 5F048BB16 , 5F048BC02 , 5F048BC03 , 5F048BC07 , 5F048BD04 , 5F048BE02 , 5F048BE05 , 5F048BG12 , 5F140AA25 , 5F140AA30 , 5F140AB01 , 5F140AB07 , 5F140AC21 , 5F140BA01 , 5F140BA16 , 5F140BB12 , 5F140BC06 , 5F140BC12 , 5F140BD18 , 5F140BD19 , 5F140BE07 , 5F140BF01 , 5F140BF04 , 5F140BF44 , 5F140BF54 , 5F140BH02 , 5F140BH04 , 5F140BH05 , 5F140BH17 , 5F140BH18 , 5F140BH30 , 5F140BH47 , 5F140BK13 , 5F140CB01

引用特許：

出願人引用 (1件)

改善LDMOSトランジスタの製造方法及び同トランジスタ
公報種別：公開公報出願番号：特願平7-303230 出願人：テキサスインスツルメンツインコーポレイテツド

前のページに戻る