特許

J-GLOBAL ID：200903006208757036

出力回路及びデータ処理装置

発明者： 樽井 祐二
出願人/特許権者： 富士通株式会社
代理人 (1件)： 岡本 啓三
公報種別：公開公報
出願番号（国際出願番号）：特願平4-274286
公開番号（公開出願番号）：特開平6-125259
出願日： 1992年10月13日
公開日（公表日）： 1994年05月06日
要約：

【要約】【目的】 本発明は、出力回路及びデータ処理装置の改善に関し、回路間の応答信号を伝送する出力信号線の電位レベルを強制的に立ち上げてその高速復帰を図り、該出力信号線の使用効率を飛躍的に向上させること、及び、データ処理の高速化を図ることを目的とする。【構成】 出力回路は、第1,第2のトランジスタT1,T2及び充電補助回路11を具備し、第1,第2のトランジスタT1,T2のドレインDが共に接続されてプルアップ素子Rを接続した出力信号線12に接続され、充電補助回路11の入力部inが出力信号線12に接続され、かつ、該充電補助回路11の出力部outが第1のトランジスタT1のゲートGに接続され、充電補助回路11が出力信号線12の信号レベルに基づいて第1のトランジスタT1のゲート制御をすることを含み構成し、データ処理装置は制御出力部に当該出力回路を応用することを含み構成する。

請求項（抜粋）：

第1,第2のトランジスタ(T1,T2)及び充電補助回路(11)を具備し、前記第1,第2のトランジスタ(T1,T2)の各ソース(S)が第1,第2の電源線(VCC,GND)に接続され、前記第1,第2のトランジスタ(T1,T2)のドレイン(D)が共に接続されてプルアップ素子(R)を接続した出力信号線(12)に接続され、前記充電補助回路(11)の入力部(in)が出力信号線(12)に接続され、かつ、該充電補助回路(11)の出力部(out)が第1のトランジスタ(T1)のゲート(G)に接続され、前記充電補助回路(11)が出力信号線(12)の信号レベルに基づいて第1のトランジスタ(T1)のゲート制御をすることを特徴とする出力回路。

IPC (3件)：

H03K 19/0175 ,  G06F 9/22 ,  H03K 19/0944

FI (2件)：

H03K 19/00 101 F ,  H03K 19/094 A