特許
J-GLOBAL ID:200903006222134459

半導体装置及びその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 長谷川 和音
公報種別:公開公報
出願番号(国際出願番号):特願平7-223880
公開番号(公開出願番号):特開平8-213480
出願日: 1995年08月31日
公開日(公表日): 1996年08月20日
要約:
【要約】 (修正有)【課題】回路の動作速度を維持することができ、かつ貫通電流特に動作時における貫通電流を低減して、消費電力を低減することができる半導体装置及びその製造方法を提供すること。【解決手段】少なくとも2つの隣接する領域A1,A2から成り、各領域が、第1の導電型の個別チャネル領域と、この個別チャネル領域を挟んで形成された第2の導電型の共通ソース及び共通ドレイン14と、前記個別チャネル領域上に形成された共通ゲート13とを有し、前記少なくとも2つの隣接する領域A1,A2が異なる閾値を有している。
請求項(抜粋):
少なくとも2つの隣接する領域から成り、各領域が、第1の導電型の個別チャネル領域と、この個別チャネル領域を挟んで形成された第2の導電型の共通ソース及び共通ドレインと、前記個別チャネル領域上に形成された共通ゲートとを有し、前記少なくとも2つの隣接する領域が異なる閾値を有することを特徴とするMOSトランジスタ。
IPC (3件):
H01L 21/8238 ,  H01L 27/092 ,  H01L 29/78
FI (2件):
H01L 27/08 321 E ,  H01L 29/78 301 S

前のページに戻る