特許

J-GLOBAL ID：200903006234579340

低電圧SOI型論理回路

発明者： 道関 隆国
出願人/特許権者： 日本電信電話株式会社
代理人 (1件)： 谷 義一 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-157647
公開番号（公開出願番号）：特開平8-228145
出願日： 1995年06月23日
公開日（公表日）： 1996年09月03日
要約：

【要約】【構成】 電源スイッチ用のSOI型MOSFET(44,45)と、SOI型MOSFETから構成される論理回路(43)とを、直列接続したSOI型論理回路。論理回路のMOSFETのボディ部をフローティング状態として、低しきい値電圧のMOSFETとするとともに、電源スイッチ用MOSFETのボディ部には電源電圧によるバイアスをかけて、高しきい値電圧のMOSFETとした。【効果】 低しきい値電圧のMOSFETによって、論理回路の高速動作を可能とするとともに、高しきい値電圧の電源スイッチ用MOSFETによって、待機時の消費電力の低減を図った。

請求項（抜粋）：

第1の電源線と、第2の電源線と、ソースとボディ部が前記第1の電源線に接続されたSOI(SiliconOn Insulator)型の第1の電界効果トランジスタと、ソースとボディ部が前記第2の電源線に接続されたSOI型の第2の電界効果トランジスタと、前記第1の電界効果トランジスタのドレインと前記第2の電界効果トランジスタのドレインとの間に接続された論理回路とを具備し、前記論理回路は、SOI型電界効果トランジスタから構成され、該SOI型電界効果トランジスタのボディ部をフローティング状態とし、前記第1の電界効果トランジスタのゲートと前記第2の電界効果トランジスタのゲートに供給される信号によって、前記第1の電源線と前記論理回路、および前記第2の電源線と前記論理回路との間の接続をオン/オフすることを特徴とする低電圧SOI型論理回路。

IPC (5件)：

H03K 19/0948 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 27/08 331 ,  H01L 29/786

FI (4件)：

H03K 19/094 B ,  H01L 27/08 331 E ,  H01L 27/04 D ,  H01L 29/78 613 Z