特許
J-GLOBAL ID：200903006243049583
相補型IGBTの実装構造
発明者：
,
出願人/特許権者：
代理人 (1件)：
作田 康夫
公報種別：公開公報
出願番号（国際出願番号）：特願平11-258403
公開番号（公開出願番号）：特開2001-085612
出願日： 1999年09月13日
公開日（公表日）： 2001年03月30日
要約：
【要約】【課題】相補型IGBTを使用して、小型化、低インダクタンス化が容易なパワー半導体モジュールを提供する。【解決手段】電源と出力間、出力とグランド間に接続され、主電流をスイッチングする第一、第二のパワー半導体素子からなるパワー回路部と、パワー回路を制御する制御回路部と、パワー回路部及び制御回路部に接続される外部入出力端子とを備え、前記第一、二のパワー半導体素子は相補型デバイスである。出力にはエミッタ、ないしは、ソースが接続され、前記第一、二のパワー半導体素子の搭載パタンが各々電源配線、グランド配線となる。この電源配線、グランド配線は、前記第一、二のパワー半導体素子のエミッタ、ないしは、ソースを接続する領域を中心として、対称的に配置される。
請求項（抜粋）：
電源と出力間、出力とグランド間に接続され、電流をスイッチングする第一、第二のパワー半導体素子とを備えたパワー回路部と、該パワー回路部を制御する制御回路部と、前記パワー回路部及び制御回路部に接続される外部入出力端子と、を備えたパワー半導体モジュールにおいて、前記第一、二のパワー半導体素子は、素子を構成する各不純物層の極性がお互いに反対の相補型デバイスであり、お互いのエミッタ、ないしは、ソースが出力に接続され、前記第一、二のパワー半導体素子の搭載パタンが各々電源配線、グランド配線となり、該電源配線、グランド配線は、前記第一、二のパワー半導体素子のエミッタ、ないしは、ソースを接続する領域を対称の中心として、対称的に配置されることを特徴とするパワー半導体モジュール。
IPC (2件)：
前のページに戻る
