特許

J-GLOBAL ID：200903006246899901

半導体装置およびその製造方法

発明者： 成井 譲司
出願人/特許権者： 富士通テン株式会社
代理人 (1件)： 西教 圭一郎 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-044892
公開番号（公開出願番号）：特開平5-243210
出願日： 1992年03月02日
公開日（公表日）： 1993年09月21日
要約：

【要約】【目的】 半導体素子の品質が向上され、かつ製造工程での歩留まりを向上させる半導体装置およびその製造方法を提供することである。【構成】 接続電極23などの内部回路を除く半導体基板22上と、半導体基板22の切断面から外方に露出した接地ライン24等とを被覆するように、絶縁体材料である保護膜25を形成させ、接続電極23と、一端が他の基板と接続された接続導体30の他端とを、ボンディングワイヤ29によって接続するとき、ボンディングワイヤ29が接地ライン24等の露出部と接触することを防止する。

請求項（抜粋）：

半導体基板に回路部が構成され、回路部の外周面に外方に露出した導電体が形成されている半導体装置において、半導体基板上の回路部の外周面の、少なくとも導電体露出部を電気絶縁体材料からなる被覆層で被覆して成ることを特徴とする半導体装置。

IPC (2件)：

H01L 21/314 ,  H01L 21/78

引用特許：

審査官引用 (4件)

• 特開昭64-069016
  
• 特開昭52-144276
  
• 特開昭51-046073
  
• 特開平4-094142