特許

J-GLOBAL ID：200903006271691150

半導体記憶装置

発明者： 柴田 友之
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 徳若 光政
公報種別：公開公報
出願番号（国際出願番号）：特願平8-040737
公開番号（公開出願番号）：特開平9-213071
出願日： 1996年02月02日
公開日（公表日）： 1997年08月15日
要約：

【要約】【課題】 セルフリフレッシュモードを有するシンクロナスDRAM等の使い勝手を向上させるとともに、そのセルフリフレッシュモード解除後の回復時間を短縮し、シンクロナスDRAMを含む画像システム等の高速性を高める。【解決手段】 セルフリフレッシュモードを有しそのためのセルフリフレッシュコントローラを備えるシンクロナスDRAM等において、セルフリフレッシュコントローラSRFCがリフレッシュ動作を実行中であり又は所定時間内に開始するであろうことを示すフラグの出力端子FSR0及びFSR1をバンクBNK0及びBNK1に対応して設け、あるいは例えばセルフリフレッシュイグジットコマンドを含む所定のコマンドが入力されたのを受けてリフレッシュ周期を計時するセルフリフレッシュコントローラSRFCのタイマカウンタの所定ビットの計数値を出力する機能をシンクロナスDRAM等に持たせる。

請求項（抜粋）：

メモリセルの情報保持特性に見合った所定の周期でメモリアレイの実質的な全ワード線に関するリフレッシュ動作を自律的に実行するセルフリフレッシュコントローラと、このセルフリフレッシュコントローラが上記リフレッシュ動作を実行中であり又は所定時間内に開始するであろうことを示すフラグの出力端子とを具備することを特徴とする半導体記憶装置。