特許

J-GLOBAL ID：200903006289458364

記憶装置を内蔵した駆動装置およびそれを用いた電気光学装置並びに電子機器

発明者： 松山 茂
出願人/特許権者： セイコーエプソン株式会社
代理人 (1件)： 井上 一 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-228409
公開番号（公開出願番号）：特開2002-040979
出願日： 2000年07月28日
公開日（公表日）： 2002年02月08日
要約：

【要約】【課題】 特定の時点において、表示データのうち不必要な位のビット情報を読み出すことなく表示駆動を行なわせることで、無駄な消費電力を削減する。【解決手段】 本発明に係る表示データRAM30は、記憶領域110およびプリチャージ回路部112を有している。記憶領域110は、LCD表示アドレス回路38により、メモリセルのMC11〜MCMNの各々に記憶された表示データが読み出されるLCD系ビット線LCDBL1〜LCDBLNなどを有して構成されている。また、プリチャージ回路部112は、プリチャージ線PCおよびプリセット線PSなどを有して構成されている。この複数のプリチャージ線PCの各々に選択的に電位を供給することで、メモリセルに記憶された表示データの特定の位のビット情報を読み出すことができるようになり、表示駆動装置の低消費電力化が図れる。

請求項（抜粋）：

表示データに基づいて表示部を駆動させる、記憶装置を内蔵した駆動装置において、前記記憶装置は、複数のメモリセルと、前記複数のメモリセルの各々に表示データを書き込むために選択される複数の第1のワード線と、前記複数の第1のワード線の各々と対となって配置され、前記複数のメモリセルの各々の表示データを読み出すために選択される複数の第2のワード線と、第1のワード線が選択されることにより、対応する複数のメモリセルに表示データを書き込むための複数の第1のビット線と、前記複数の第1のビット線の各々と対となって配置され、第2のワード線が選択されることにより、対応する複数のメモリセルの表示データを読み出すための複数の第2のビット線と、前記複数の第2のビット線の各々に電位を供給するプリチャージ手段と、前記プリチャージ手段からの電位の供給を制御する複数の第1のスイッチング素子と、前記複数のメモリセルの各々に記憶された表示データを読み出すタイミングに基づいて、前記複数の第1のスイッチング素子の各々の開閉を制御する複数の第1の制御ラインとを有することを特徴とする駆動装置。

IPC (5件)：

G09G 3/20 631 ,  G09G 3/20 611 ,  G02F 1/133 550 ,  G02F 1/133 575 ,  G09G 3/36

FI (5件)：

G09G 3/20 631 B ,  G09G 3/20 611 A ,  G02F 1/133 550 ,  G02F 1/133 575 ,  G09G 3/36

Fターム (23件)：

2H093NA16 ,  2H093NA56 ,  2H093NC26 ,  2H093NC28 ,  2H093NC34 ,  2H093NC50 ,  2H093ND06 ,  2H093ND39 ,  5C006AC02 ,  5C006AF04 ,  5C006AF25 ,  5C006BB11 ,  5C006BF02 ,  5C006BF04 ,  5C006BF15 ,  5C006FA47 ,  5C080AA10 ,  5C080BB05 ,  5C080DD26 ,  5C080FF09 ,  5C080JJ02 ,  5C080JJ04 ,  5C080KK02