特許
J-GLOBAL ID：200903006298052516

半導体装置

発明者：
富田 浩由

富田 浩由 について


出願人/特許権者：
富士通株式会社

富士通株式会社 について


代理人 (1件)： 平戸 哲夫
公報種別：公開公報
出願番号（国際出願番号）：特願平8-333528
公開番号（公開出願番号）：特開平10-172281
出願日： 1996年12月13日
公開日（公表日）： 1998年06月26日
要約：
【要約】【課題】電源電圧を分圧した電圧を発生する電圧発生回路を備える半導体装置に関し、電圧発生回路に付随して設けられるバックアップ回路における電力消費を無駄なく効率的に行い、消費電力の低減化を図る。【解決手段】VPR回路1に付随して設けるべきVPRバックアップ回路として、電源電圧VCCの立ち上がり時からモード・レジスタ・セット・コマンド書込み指示信号MRSP=Hレベルとされるまでの期間及びクロック・イネーブル信号CKE=Hレベルとされる期間は活性状態とされ、クロック・イネーブル信号CKE=Lレベルとされる期間は非活性状態とされるVPRバックアップ回路2を設ける。
請求項（抜粋）：
電源線と接地線との間に第1、第2の抵抗を直列に接続し、これら第1、第2の抵抗の接続点を電圧出力ノードとして、前記電源線が供給する電源電圧を前記第1、第2の抵抗で分圧した所定の電圧を前記電圧出力ノードから出力するようにされた電圧発生回路と、前記電圧出力ノードの電圧が許容下限値よりも低電圧になると、前記電圧出力ノード側に対してプルアップ動作を行い、前記電圧出力ノードの電圧を許容下限値に上昇させ、前記電圧出力ノードの電圧が許容上限値よりも高電圧になると、前記電圧出力ノード側に対してプルダウン動作を行い、前記電圧出力ノードの電圧を許容上限値に下降させるバックアップ回路とを備える半導体装置において、前記バックアップ回路は、前記電圧発生回路に負荷充放電能力を越える負荷充放電能力が要求される期間のみ活性状態とされ、前記電圧発生回路に負荷充放電能力を越える負荷充放電能力が要求されない期間は非活性状態とされるように構成されていることを特徴とする半導体装置。
IPC (2件)：
G11C 11/407 ,  G11C 11/413
FI (3件)：
G11C 11/34 354 F ,  G11C 11/34 335 B ,  G11C 11/34 362 S
引用特許：
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM