特許

J-GLOBAL ID：200903006308428897

論理回路

発明者： 大島 利雄
出願人/特許権者： 富士通株式会社
代理人 (1件)： 有我 軍一郎
公報種別：公開公報
出願番号（国際出願番号）：特願平6-048119
公開番号（公開出願番号）：特開平7-264048
出願日： 1994年03月18日
公開日（公表日）： 1995年10月13日
要約：

【要約】【目的】二値以上の多値信号を取り扱うことができ、特に大規模な論理システムに用いて好適な新規な論理回路の提供。【構成】ゲート電圧に応じてドレイン電流を略ステップ的に変化させるトランジスタを備え、前記トランジスタのゲートを入力端子に接続し、前記トランジスタのドレイン又はソースの一方を負荷抵抗の一端及び出力端子に接続し、該負荷抵抗の他端を第1の電源に接続し、且つ、前記トランジスタのドレイン又はソースの他方を第2の電源に接続して構成する。

請求項（抜粋）：

ゲート電圧に応じてドレイン電流を略ステップ的に変化させるトランジスタを備え、前記トランジスタのゲートを入力端子に接続し、前記トランジスタのドレイン又はソースの一方を負荷抵抗の一端及び出力端子に接続し、該負荷抵抗の他端を第1の電源に接続し、且つ、前記トランジスタのドレイン又はソースの他方を第2の電源に接続して構成したことを特徴とする論理回路。

IPC (5件)：

H03K 19/20 101 ,  H01L 29/778 ,  H01L 21/338 ,  H01L 29/812 ,  H01L 29/80

FI (2件)：

H01L 29/80 H ,  H01L 29/80 A