特許

J-GLOBAL ID：200903006312594882

電界効果トランジスタ及びそれを用いた集積化電圧発生回路

発明者： 田中 聡 ,  清水 敏彦 ,  福井 宗利 ,  志田 雅昭 ,  齋藤 武志
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 作田 康夫
公報種別：公開公報
出願番号（国際出願番号）：特願平11-107541
公開番号（公開出願番号）：特開2000-299440
出願日： 1999年04月15日
公開日（公表日）： 2000年10月24日
要約：

【要約】 (修正有)【課題】 CMOS標準プロセスを適用し、MOSFETのみを用いた高周波電圧発生回路を構成する際の、寄生接合ダイオードの誤動作を防止する。【解決手段】 支持基板上に形成される第1の極性を持つ第1の不純物層上に形成された電界効果トランジスタにおいて、不純物層を接地、あるいは第1の電位に対し、第1の抵抗を介して接続し、第1の不純物層の周りを、第1の不純物層とは異なる第2の極性を持つ第2の不純物層で囲み、第2の不純物層を接地、あるいは第1の電位に対し、第2の抵抗を介して接続して、MOSFETの周りに高抵抗を介してバイアスを印加したガードバンドを設ける。【効果】 寄生接合ダイオードの影響を受けることの無い高周波動作可能な電圧発生回路を実現できる。

請求項（抜粋）：

支持基板上に形成される第1の極性を持つ第1の不純物層上に形成された電界効果トランジスタにおいて、不純物層を接地、あるいは第1の電位に対し、第1の抵抗を介して接続し、第1の不純物層の周りを、第1の不純物層とは異なる第2の極性を持つ第2の不純物層で囲み、第2の不純物層を接地、あるいは第1の電位に対し、第2の抵抗を介して接続したことを特徴とする電界効果トランジスタ。

IPC (2件)：

H01L 27/08 331 ,  H01L 21/76

FI (2件)：

H01L 27/08 331 B ,  H01L 21/76 S

Fターム (18件)：

5F032AC04 ,  5F032CA03 ,  5F032CA14 ,  5F032CA15 ,  5F032CA17 ,  5F032CA20 ,  5F048AA07 ,  5F048AB08 ,  5F048AB10 ,  5F048AC03 ,  5F048AC04 ,  5F048AC10 ,  5F048BA01 ,  5F048BA16 ,  5F048BE03 ,  5F048BF17 ,  5F048BH04 ,  5F048BH05